PAT-NO: JP02000121971A

DOCUMENT-IDENTIFIER: JP 2000121971 A

TITLE: MULTIBEAM IMAGE FORMING DEVICE

PUBN-DATE: April 28, 2000

INVENTOR-INFORMATION:

NAME COUNTRY

TORIYAMA, HIDEYUKI N/A

ASSIGNEE-INFORMATION:

NAME COUNTRY

MINOLTA CO LTD N/A

APPL-NO: JP10294289 **APPL-DATE:** October 15, 1998

INT-CL (IPC): G02B026/10, B41J002/44, H04N001/113

ABSTRACT:

PROBLEM TO BE SOLVED: To improve image quality by regulating the deviation of the writing positions of plural light beams in a main scanning direction with high accuracy.

SOLUTION: A PLL circuit is composed of a phase comparator 305, an LPF (low-pass filter) 309 and a VCO(voltage control oscillator) 303b. A CPU 301 has a D/A converter 301a for converting a digital value (for example, 8 bit) to an analog value, etc., therein and changes the phase difference of the pixel clock signals CLK 1 and CLK 2 outputted from VCOs 303a and 303b by changing the value of the data to be set in the D/A converter 301a at the time of writing position regulation. The data on the reference control voltage indicating the phase difference between the pixel clock signals CLK 1 and CLK 2 when the writing positions of laser beams LB 1 and LB 2 coincide is stored in a non-volatile memory 310. A CPU 301 sets the data on the reference control voltage in the D/A converter 301a and outputs the control voltage Vcont from the D/A converter 301a to the VCO 303a at the time of image formation.

COPYRIGHT: (C)2000,JPO

Abstract Text - FPAR (2):

SOLUTION: A PLL circuit is composed of a phase comparator 305, an LPF (low-pass filter) 309 and a VCO(voltage control oscillator) 303b. A CPU 301 has a D/A converter 301a for converting a digital value (for example, 8 bit) to an analog value, etc., therein and changes the phase difference of the pixel clock signals CLK 1 and CLK 2 outputted from VCOs 303a and 303b by changing the value of the data to be set in the D/A converter 301a at the time of writing position regulation. The data on the reference control voltage indicating the phase difference between the pixel clock signals CLK 1 and CLK 2 when the writing positions of laser beams LB 1 and LB 2 coincide is stored in a non-volatile memory 310. A CPU 301 sets the data on the reference control voltage in the D/A converter 301a and outputs the control voltage Vcont from the D/A converter 301a to the VCO 303a at the time of image formation.

7/7/06, EAST Version: 2.0.3.0

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-121971 (P2000-121971A)

(43)公開日 平成12年4月28日(2000.4.28)

(51) Int.Cl.7	識別記号	FΙ			テーマコート*(参考)
G 0 2 B	26/10	G 0 2 B	26/10	Α	2 C 3 6 2
B41J	2/44	B41J	3/00	D	2H045
H 0 4 N	1/113	H 0 4 N	1/04 1	0 4 B	5 C O 7 2


	在其明水	木荫水	雨水坝の数り	OL	(全17月)
9	(71)出顧人				
3 (1998. 10. 15)		大阪府大阪市中央区安土町二丁目3番13号 大阪国際ビル		「目3番13号	
	(74)代理人	鳥山 秀 大阪府 大阪恒 1000904 弁理士 考) 2C30	を を を を を を を を を を を を を を	レタ株式 A70 A97 A04 CA A13 HB	C会社内 D6 HA02 D6 HB08
	89 日 (1998. 10. 15)	89 (71)出顧人 日 (1998. 10. 15) (72)発明者 (74)代理人	89 (71)出顔人 0000060 ミノルが 大阪府が 大阪府が 大阪府が 大阪府が 大阪府が 大阪百 (74)代理人 1000904 弁理士 Fターム(参考) 2C3	(71)出顧人 000006079 ミノルタ株式会社 大阪府大阪市中央区安ニ 大阪国際ビル (72)発明者 鳥山 秀之 大阪国際ビル ミノノ (74)代理人 100090446 弁理士 中島 司朗 Fターム(参考) 2C362 BA56 BA68 B 2H045 BA22 BA32 C 5C072 AA03 AA05 B	ミノルタ株式会社 大阪府大阪市中央区安土町二 大阪国際ビル (72)発明者 鳥山 秀之 大阪府大阪市中央区安土町二 大阪国際ビル ミノルタ株式 (74)代理人 100090446

(54)【発明の名称】 マルチビーム画像形成装置

(57)【要約】

【課題】 複数の光ビームの書込位置の主走査方向への ずれを高い精度で調整し、画質を向上させたマルチビー ム画像形成装置を提供する。

【解決手段】 位相比較装置305と、LPF309 と、VCO303bとでPLL回路が構成されている。 CPU301は、内部にデジタル値(例えば、8ビッ ト)をアナログ値に変換するD/A変換器301aなど を備えており、書込位置調整時にはD/A変換器301 aにセットするデータの値を変えて、VCO303a, 303bから出力される画素クロック信号CLK1, C LK2の位相差を変える。不揮発メモリ310には、レ ーザービームLB1, LB2の書込位置が一致する場合 の画素クロック信号CLK1, CLK2の位相差を示す 基準制御電圧のデータが格納される。 CPU301は、 画像形成時には、基準制御電圧のデータをD/A変換器 301aにセットし、D/A変換器301aから制御電 圧VcontをVCO303aに出力させる。



【特許請求の範囲】

【請求項1】 画素クロック信号に同期して光変調され たN(2以上の整数)本の光ビームを副走査方向に一定 の間隔をおいて主走査することにより、像担持体上に画 像を形成するマルチビーム画像形成装置であって、

N本中の1本の光ビームに対する基準画素クロック信号 を生成する基準画素クロック信号生成手段と、

前記基準画素クロック信号に基づいて、残余の光ビーム に対する(N-1)個の残余画素クロック信号を生成す るPLL回路と、を備え、

前記PLL回路は、

基準画素クロック信号と(N-1)個の残余画素クロッ ク信号各々との位相差を比較する位相比較手段を有し、 位相比較手段の比較の結果、残余画素クロック信号の基 準画素クロック信号に対する相対的位相差を像担持体上 における各光ビームの書込位置が主走査方向に一致する 場合における位相差に制御することを特徴とするマルチ ビーム画像形成装置。

【請求項2】 前記Nが2であって、

前記基準画素クロック信号生成手段は、

像担持体上における2本の光ビームの書込位置を主走査 方向に一致させる第1制御信号を出力する第1制御信号 出力手段と、

前記第1制御信号に応じた周波数の基準画素クロック信 号を生成する第1制御発振器と、

を備えることを特徴とする請求項1に記載のマルチビー ム画像形成装置。

【請求項3】 前記第1制御信号出力手段は、

前記位相比較手段が比較した基準画素クロック信号と残 余画像クロック信号との位相差を検出する位相差検出手 30 段と、

前記位相差検出手段の検出値が画像形成開始時と2本の 光ビームの書込位置が主走査方向に一致している時とで 異なる場合、画像形成時における位相差検出手段の検出 値が2本の光ビームの書込位置が主走査方向に一致して いる時の検出値と一致するように前記第1制御信号の値 を補正する第1制御信号補正手段と...

を備えることを特徴とする請求項2に記載のマルチビー ム画像形成装置。

【請求項4】 前記基準画素クロック信号の周波数は、 固定されており、

前記PLL回路は、

入力される第2制御信号に応じて、生成する残余画素ク ロック信号の周波数を制御する第2制御発振器と、

前記位相比較手段が比較した両信号の位相差をモニタす る位相差モニタ手段と、

前記位相差モニタ手段のモニタ結果に基づいて、残余画 素クロック信号の基準画素クロック信号に対する位相差 が各光ビームの書込位置が主走査方向に一致する場合に おける位相差を保持するような前記第2制御信号を出力 50 向にずれてしまい、2本のレーザビームで形成された画

する第2制御信号出力手段と、

を備えることを特徴とする請求項1に記載のマルチビー ム画像形成装置。

【請求項5】 前記第2制御信号出力手段は、前記位相 差モニタ手段のモニタ結果が画像形成開始時と各光ビー ムの書込位置が主走査方向に一致している時とで異なる 場合、画像形成時における位相差モニタ手段のモニタ結 果が各光ビームの書込位置が主走査方向に一致している 時のモニタ結果と一致するように前記第2制御信号の値 10 を補正する第2制御信号補正手段を備えることを特徴と する請求項4に記載のマルチビーム画像形成装置。

【請求項6】 前記位相比較手段は、2つの画素クロッ ク信号をそれぞれM(2以上の整数)分周する分周手段 を有し、M分周された2つの画素クロック信号の周波数 の差および位相差を比較することを特徴とする請求項1 ないし5のいずれかに記載のマルチビーム画像形成装

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、レーザプリンタや 20 デジタル複写機などの光ビーム画像形成装置に関し、特 に複数の光ビームの主走査方向への書込位置を制御する 技術の改良に関する。

[0002]

【従来の技術】デジタル式の電子写真式画像形成装置に おいては、入力された画素データに基づき、レーザビー ムにより感光体ドラム上を画素ごとにドット状に書き込 んで静電画像を形成するようになっている。このような 静電画像の形成は、画素クロック信号の1クロックごと に再現すべき画像データでレーザビームを光変調し、こ のレーザビームを回転駆動される回転多面鏡のミラー面 で偏向し、回転駆動される感光体ドラム表面を主走査す ることで、実現される。

【0003】このような主走査は通常1本のレーザビー ムで行われており、1本のレーザビームで主走査する と、各主走査ラインの書込位置が主走査方向に正確に合 わせることができるものの、回転多面鏡の回転速度が限 界速度付近に達しているため、画像形成速度をこれ以上 あげることができないという問題がある。この問題を解 決する方法として、近年では例えば2本のレーザビーム を回転多面鏡のミラー面で偏向し、この2本のレーザビ ームで感光体ドラム表面を副走査方向に一定の間隔をお いて主走査するものがあり、これにより画像形成速度を 2倍に向上させている。

【0004】しかしながら、2本のレーザビームをそれ ぞれ出射するレーザダイオードの光軸が主走査方向にわ ずかでもずれていると、たとえ2本のレーザビームを同 じ画素クロック信号に同期させて光変調したとしても、 2本のレーザビームの書込位置が光軸のずれ分主走査方

40

像がギザギザ (ジッタ)となり画質が極端に悪くなって しまう。したがって、マルチビーム画像形成装置におい ては、このジッタを低減して画質を維持するためには、 2本のレーザビームの書込位置の位置合わせの精度のレ ベルは数μm~十数μm以下の非常に高精度なものが要 求される。

【0005】これを機械的構成で実現するものとして2 つのレーザダイオードの光軸を主走査方向に調整するよ うにしたものがあるが、この機械的構成で上記位置合わ せ精度を確保するには機械的構成の加工精度を飛躍的に 10 高めなければならず、高価となるといった難点がある。 【0006】そこで、最近のマルチビーム画像形成装置 においては、2本のレーザビームの書込位置を電気的に 調整する電気的構成が、機械的構成と併せて採用されて いる。この電気的構成は、機械的構成における2本のレ ーザビームの書込位置のずれ調整を粗調整程度にとどめ ておいて、粗調整で調整しきれない書込位置のずれをさ らに小さくするために、2本のレーザビームをそれぞれ 光変調するために用いられる2つの画素クロック信号の 一方を遅延させるものである。より詳しくは、画素クロ 20 ック信号を2つに分け、一方だけを遅延線に通過させ、 遅延線の途中に設けられた複数のタップからそれぞれ出 力される遅延時間の異なる画素クロック信号の中から2 本のレーザビームの書込位置の主走査方向へのずれが最 も少ない画素クロック信号が選択される構成となってい る。この遅延線を介する画素クロック信号に同期して一 方のレーザビームを光変調するとともに、遅延線を通過 させない他方の画素クロック信号に同期して他方のレー ザビームを光変調すると、2つの画素クロック信号の時 間差の分2本のレーザビームの書込位置がずれ、書込位 30 置の主走査方向へのずれをさらに小さくすることができ る。

[0007]

【発明が解決しようとする課題】ところで、上記従来技 術では機械的構成で粗調整を行った上で、微調整を電気 的構成で行うため、コスト面での負担は少なく、その上 微調整もきくという利点がある反面、遅延線に配設でき るタップの数が、通常数個、最大でも十数個が限界とな っているため、従来のマルチビーム画像形成装置では、 遅延線で選択できる遅延画素クロック信号の数が少な く、その結果、遅延時間の差が十数個のとびとびの値し か選択できず、レーザビームの書込位置の主走査方向へ のずれを要求される程高い精度で調整することが困難で あるという課題がある。特に、近年の画像形成装置にお いては、主走査方向への画素密度を高くするため、画素 クロック信号の周波数が数十MHzまで高くなってきて おり、遅延時間の差が大きいと、周波数が高くなるほど レーザビームの書込位置の主走査方向へのずれを高い精 度で調整することが困難になる。

ものであり、複数の光ビームの書込位置の主走査方向へ のずれを高い精度で調整し、画質を向上させたマルチビ 一ム画像形成装置を提供することを目的とする。

[0009]

【課題を解決するための手段】上記課題を解決するため に、本発明に係るマルチビーム画像形成装置は、画素ク ロック信号に同期して光変調されたN(2以上の整数) 本の光ビームを副走査方向に一定の間隔をおいて主走査 することにより、像担持体上に画像を形成するマルチビ ーム画像形成装置であって、N本中の1本の光ビームに 対する基準画素クロック信号を生成する基準画素クロッ ク信号生成手段と、前記基準画素クロック信号に基づい て、残余の光ビームに対する(N-1)個の残余画素ク ロック信号を生成するPLL回路と、を備え、前記PL L回路は、基準画素クロック信号と(N-1)個の残余 画素クロック信号各々との位相差を比較する位相比較手 段を有し、位相比較手段の比較の結果、残余画素クロッ ク信号の基準画素クロック信号に対する相対的位相差を 像担持体上における各光ビームの書込位置が主走査方向 に一致する場合における位相差に制御することを特徴と する。

【0010】また、本発明に係るマルチビーム画像形成 装置は、前記Nが2であって、前記基準画素クロック信 号生成手段は、像担持体上における2本の光ビームの書 込位置を主走査方向に一致させる第1制御信号を出力す る第1制御信号出力手段と、前記第1制御信号に応じた 周波数の基準画素クロック信号を生成する第1制御発振 器と、を備えることを特徴とする。

【0011】また、本発明に係るマルチビーム画像形成 装置は、前記第1制御信号出力手段は、前記位相比較手 段が比較した基準画素クロック信号と残余画像クロック 信号との位相差を検出する位相差検出手段と、前記位相 差検出手段の検出値が画像形成開始時と2本の光ビーム の書込位置が主走査方向に一致している時とで異なる場 合、画像形成時における位相差検出手段の検出値が2本 の光ビームの書込位置が主走査方向に一致している時の 検出値と一致するように前記第1制御信号の値を補正す る第1制御信号補正手段と、を備えることを特徴とす

【0012】また、本発明に係るマルチビーム画像形成 装置は、前記基準画素クロック信号の周波数は、固定さ れており、前記PLL回路は、入力される第2制御信号 に応じて、生成する残余画素クロック信号の周波数を制 御する第2制御発振器と、前記位相比較手段が比較した 両信号の位相差をモニタする位相差モニタ手段と、前記 位相差モニタ手段のモニタ結果に基づいて、残余画素ク ロック信号の基準画素クロック信号に対する位相差が各 光ビームの書込位置が主走査方向に一致する場合におけ る位相差を保持するような前記第2制御信号を出力する 【0008】本発明は、上述の問題点に鑑みてなされた 50 第2制御信号出力手段と、を備えることを特徴とする。

5

【0013】また、本発明に係るマルチビーム画像形成 装置は、前記第2制御信号出力手段は、前記位相差モニ タ手段のモニタ結果が画像形成開始時と各光ビームの書 込位置が主走査方向に一致している時とで異なる場合、 画像形成時における位相差モニタ手段のモニタ結果が各 光ビームの書込位置が主走査方向に一致している時のモ ニタ結果と一致するように前記第2制御信号の値を補正 する第2制御信号補正手段を備えることを特徴とする。 【0014】さらに、本発明に係るマルチビーム画像形 成装置は、前記位相比較手段は、2つの画素クロック信 10 を取って記録シートSを1枚ずつシステムスピードで転 号をそれぞれM(2以上の整数)分周する分周手段を有 し、M分周された2つの画素クロック信号の周波数の差 および位相差を比較することを特徴とする。

[0015]

【発明の実施の形態】以下、本発明に係る画像形成装置 の実施の形態を、単色のデジタル複写機(以下、単に 「複写機」という。)に適用した例について説明する。 【0016】(実施の形態1)図1は、複写機1の全体 の構成を示す図である。この複写機1は、原稿画像を読 み取るイメージリーダ部10と、読み取った画像を記録 20 シートやOHPシートなどの記録シートS上にプリント して再現するプリンタ部20とから構成される。

【0017】イメージリーダ部10は、プラテンガラス に載置された原稿画像をスキャンし、これをCCDイメ ージセンサなどで電気信号に変換し、この電気信号をA /D変換して画像データを得る周知のものである。イメ ージリーダ部10で得られた画像データは、シェーディ ング補正や濃度変換、エッジ強調など必要な処理を加え られて画像メモリ(不図示)に一旦格納された後、必要 に応じて画像メモリから1ラインずつ読み出され、露光 30 走査部30A内に設けられたレーザダイオード(以下、 「LD」と記す。)31a, 31b (図2参照)を光変 調する駆動信号として用いられる。

【0018】プリンタ部20は、電子写真方式により記 録シートS上に画像を再現するものであって、上記駆動 信号により2本のレーザビームLB1, LB2を出射す る露光走査部30Aや、画像形成部40、給紙部50、 シート搬送部60、定着器70などからなる。

【0019】画像形成部40は、感光体ドラム(像担持 体) 41を中心として、その周囲に配設されるクリーナ 40 42や、イレーサランプ43、帯電チャージャ44、現 像器45、転写チャージャ46、用紙分離用除電チャー ジャ47などから構成されており、感光体ドラム41 は、不図示の駆動モータにより予め定められた所定のシ ステムスピードで矢印a方向に回転駆動されるようにな っている。

【0020】給紙部50は、所定サイズの記録シートS を積層収容しておくための複数 (図示4つ) の給紙カセ ット51a~51d、この記録シートSを給紙カセット

52a~52d、記録シートSを捌くための捌きローラ 53a~53d、記録シートSを感光体ドラム41と転 写チャージャ46との間の転写位置に繰り出すタイミン グをとるためのタイミングローラ59、記録シートSを 捌きローラ53a~53dからタイミングローラ59に 搬送する縦搬送ローラ54~58、および記録シートの 紙詰まりなどを検出するセンサーSE1, SE2などを 備えており、記録シートSをタイミングローラ59で一 旦停止させ、感光体ドラム41における画像形成と同期 写位置へ送り込むようになっている。

【0021】シート搬送部60は、転写位置を介する記 録シートSを定着器70まで搬送するものであって、無 端状のシート搬送ベルト61や、当該シート搬送ベルト 61を張架し、感光体ドラム41に同期して矢印b方向 に上記システムスピードで周回駆動する一対のローラ (駆動ローラ62および従動ローラ63) などからな

【0022】感光体ドラム41は、レーザビームLB 1, LB2による露光を受ける前にクリーナ42で感光 体表面の残留トナーを除去され、さらにイレーサランプ 43に照射されて除電された後、帯電チャージャ44に より一様に帯電されており、このように一様に帯電した 状態で露光を受けると、感光体ドラム41の表面の感光 体に静電潜像が形成され、現像器45により現像されて トナー像が形成される。このトナー像は、当該作像動作 と同期して給紙部50から給紙されてきた記録シートS 上に転写位置においてドラム・転写チャージャ間の電荷 付与で転写される。

【0023】トナー像が転写された記録シートSは、用 紙分離用除電チャージャ47により記録シートSに帯電 された電荷が除電されることにより感光体ドラム41か ら分離された後、シート搬送部60により定着器70ま でシステムスピードで搬送され、定着器70においてト ナーが熱定着された後、排紙ローラ71から排紙トレイ 72上に排出され、これにより原稿の画像データに基づ く画像形成が終了する。

【0024】なお、複写機1のハウジング上部手前側の 操作しやすい位置には、操作パネル80が配設されてお り、これによりユーザが複写枚数や倍率などの各種コピ ーモードを設定し、あるいはコピー開始を指示できるよ うになっている。

【0025】図2は、露光走査部30Aの構成を示す図 である。同図に示すように露光走査部30Aは、LD3 1a, 31bと、LD31a, 31bをそれぞれ駆動す るLD駆動回路32a、32bと、不図示のモータによ り定速回転駆動され、LD31a,31bから出射され たレーザビームLB1, LB2を反射して偏向する回転 多面鏡34と、感光体ドラム41表面におけるレーザビ $51a\sim51d$ から選択して繰り出すための給紙ローラ 50 ームLB1, LB2の主走査速度を一定にする $f\theta$ レン

(5)

ズ35と、 $f\theta$ レンズ35を介するレーザビームLB1を受光し、感光体ドラム41表面におけるレーザビーム LB1, LB2の画像書き出しタイミングを決定するた めのSOS (Start Of Scan) 信号を出力 するSOSセンサ37と、LD31aを所定のタイミン グで定期的に強制発光させるためのSOS-EXP信号 をLD駆動回路32aに出力し、SOSセンサ37がS OS信号を出力するとSOS-EXP信号の出力を停止 するSOSセンサ制御部38と、LD駆動回路32a. 32bに画素クロック信号CLK1, CLK2をそれぞ 10 れ供給する画素クロック信号制御部300Aなどを備え る。

【0026】 LD駆動回路32aには、画像メモリから 奇数番目のラインの画像データが1ラインずつ入力さ れ、LD駆動回路32bには、画像メモリから偶数番目 のラインの画像データが1ラインずつ入力される。LD 駆動回路32aは、SOSセンサ制御部38からSOS -EXP信号を受信すると、LD31aを強制発光さ せ、SOS-EXP信号の停止後の画像書き出しタイミ ングに、LD駆動回路32a,32bは、画素クロック 信号CLK1、CLK2に同期して各ラインの画像デー タを1画素ずつD/A変換し、このアナログ信号でLD 31a, 31bを直接駆動することによりLD31a, 31bから光変調されたレーザビームLB1, LB2を 出射させるようになっている。このレーザービームLB 1, LB2は、定速で回転駆動される回転多面鏡34の ミラー面で反射して偏向され、f θレンズ35を通過し て、感光体ドラム41表面を副走査方向に一定の間隔を おいて平行に主走査する。これにより、感光体ドラム4 1表面に静電画像が形成される。

【0027】画素クロック信号制御部300Aは、CP U301と、不揮発メモリ310と、電圧制御発振器 (Voltage Controlled Oscil lator、以下「VCO」と記す。)303a, 30 3bと、位相比較装置305と、ローパスフィルタ(以 下、「LPF」と記す。)309とを備える。位相比較 装置305は、2分周器306,307と、位相比較器 308とからなる。なお、位相比較装置305と、LP F309と、VCO303bとでPLL回路が構成され ている。

【0028】CPU301は、内部に、制御プログラム を記憶するROM(不図示)、当該制御プログラム実行 時にワークエリアを提供するRAM(不図示)、デジタ ル値(例えば、8ビット)をアナログ値に変換するD/ A変換器301a、アナログ値をデジタル値(8ビッ ト)に変換するA/D変換器301bなどを備えてお り、画像形成時には、所定のデータをD/A変換器30 1aにセットし、D/A変換器301aからアナログ変 換された電圧(制御電圧) VcontをVCO303a に出力させる。VCO303aは、D/A変換器301 50 ら出力されたパルス信号を平滑し、この平滑電圧Vav

aから出力された制御電圧Vcontに基づいて、この 電圧値に応じた周波数の画素クロック信号CLK1を発 生する。この画素クロック信号CLK1は、LD駆動回 路32aに供給されるとともに、位相比較装置305の 2分周器306に入力される。

8

【0029】VCO303bは、LPF309から出力 される平滑電圧Vavgに基づいて画素クロック信号C LK2を発生し、この画素クロック信号CLK2は、L D駆動回路32bに供給されるとともに、位相比較装置 305の2分周器307に入力される。

【0030】図3は、VCO303a、303bの入力 電圧と、発振周波数との関係を示す図である。同図に示 すようにVCO303a、303bは、入力電圧の値に 応じて出力する画素クロック信号CLK1, CLK2の 周波数を変化させる特性を有している。具体的には、入 力電圧(制御電圧Vcont、平滑電圧Vavg)を0 からVccまで上げると、発振周波数をFminからF maxまでほぼ直線的に増加させ、制御電圧Vcont あるいは平滑電圧VavgがO.5Vccの場合に周波 20 数FO(数十MHz)の画素クロック信号CLK1, C LK2を出力する。ところで、画素クロック信号CLK 1, CLK 2の発振周波数の可変範囲が大きいと、この 周波数の変化に応じて主走査の幅が大きく変化してしま い画像の再現上好ましくない。また、PLL回路におい ては画素クロック信号CLK1, CLK2間の位相差調 整を目的としているので、レーザビームLB1, LB2 の書込位置を調整するためには、2つの画素クロック信 号CLK1、CLK2間の位相差を制御して、その位相 差でロックできれば十分である。したがって、本実施の 30 形態1に係るVCO303a, 303bは、周波数安定 度が高くなるように水晶振動子を用いて構成され、制御 電圧Vcontや、平滑電圧Vavgの変化が大きくて も、発振周波数の可変範囲がこの周波数FOに対して生 数十PPM程度と小さくなるようになっている。

【0031】図2に戻り、位相比較装置305の2分周 器306, 307は、VCO303a, 303bから出 力された画素クロック信号CLK1, CLK2をそれぞ れ2分周した周波数F0/2のクロック信号を出力す る。位相比較器308は、RS-FFや、EX-ORゲ ートなどで構成され、2つの入力端子に入力されるクロ ック信号の周波数の差および位相差に応じたパルス信号 を出力し、両クロック信号の周波数が同周波数にロック された後には、2分周された画素クロック信号CLK 1, CLK 2の位相差に応じたパルス幅のパルス信号を 出力する。例えば、2分周された画素クロック信号CL K1, CLK2の位相差がπ(画素クロック信号CLK 1, CLK 2では2π) ずれていると、位相比較器30 8は、デューティ比が50%のパルス信号を出力するよ うになっている。LPF309は、位相比較器308か gをVCO303bにフードバックする。

【0032】図4は、位相比較装置305に入力される 画素クロック信号の位相差とLPF309が出力する平 滑電圧との関係(位相比較特性)を示す波形図である。 同図において、横軸は、画素クロック信号CLK1に対 する画素クロック信号CLK2の位相遅れ(遅れを正と する)を表し、縦軸は、LPF309が出力する平滑電 圧Vavgを表している。この位相比較装置305およびLPF309によって、画素クロック信号CLK1、 CLK2の位相差を連続的に変えた場合、この位相差の 5Vccまでほぼ直線的に増加するのこぎり波形が得られ、両クロック信号の位相差が2πの場合に0.5Vc この平滑電圧を出力する。

【0033】ところで、位相比較装置305を位相比較 器308だけで構成し、両画素クロック信号CLK1、 CLK 2を位相比較器308に直接入力することも考え られる。しかしながら、この場合には、位相差の周期を 2πとするのこぎり波形になるので、位相調整範囲が2 πとなって狭い。しかも、両画素クロック信号CLK 1, CLK2を位相比較器308に直接入力した場合に は、周波数(数十MHz)が高いまま入力されるので、 位相比較器308から出力された位相差を示すパルス信 号の周波数が数十MHzと高い。このようにパルス信号 の周波数が高くなると、パルスのポジティブエッジある いはネガティブエッジの傾きが緩やかになって、パルス 波形のなまりが大きくなる。このようにパルス波形のな まりが大きくなると、のこぎり波形の端部(位相差0お よび2π)付近における傾斜が平坦となって、位相差と 平滑電圧との直線を有する範囲が狭くなる。したがっ て、位相差の調整範囲が±1周期確保できなくなり、レ ーザビームLB1, LB2の書込位置の調整範囲も±1 画素確保できなくなる。

【0034】これに対して、本実施の形態1では、両ク ロック信号CLK1, CLK2を2分周している。これ により、位相差の周期を4πとするのこぎり波形になる ので、位相調整範囲が4πとなって広い。しかも、画素 クロック信号CLK1, CLK2が2分周されて、位相 比較器308に入力されるクロック信号の周波数が1/ 2に低下するため、位相比較器308から出力されるパ 40 ルスのポジティブエッジあるいはネガティブエッジの傾 きが急峻に維持され、パルス波形のなまりが小さくな る。このようにパルス波形のなまりが小さいと、のこぎ り波形の端部(位相差0および4π)付近においても傾 斜が平坦となる範囲が狭くなり、位相差と平滑電圧との 直線を有する範囲が広くなる。したがって、2πを中心 にO. 5Vcc付近の直線性の良好な部分だけを使用し て、位相差の調整範囲を±2周期近くまで確保すること ができ、レーザビームLB1, LB2の書込位置の調整 範囲も±2画素近くまで確保することができる。

【0035】なお、この実施の形態1では両クロック信号CLK1、CLK2を2分周しているが、分周の数がこれに限らず3、4、…などであってもよく、この分周の数に応じて、直線性を有する範囲を広げることができるとともに、位相差の調整範囲ひいてはレーザービームLB1、LB2の書込位置の調整範囲を広げることができる。

10

【0036】このような位相比較特性の下では、PLL 回路によって、VCO303a, 303bが出力する画 素クロック信号CLK1、CLK2の発振周波数が同周 波数でロックされ、このロック後においては、平滑電圧 Vavgは、画素クロック信号CLK1, CLK2の位 相差を示しており、この位相差でフェーズロックが掛か る。また、VCO303bに入力される平滑電圧Vav gの値と、VCO303aに入力される制御電圧Vco n tの値とが、必ず正比例 (オフセットがある場合を含 む)し、制御電圧Vcontを下げれば平滑電圧Vav gも下がり、制御電圧Vcontを上げれば平滑電圧V avgも上がる。したがって、画素クロック信号CLK 1, CLK 2の発振周波数を同周波数に維持しつつ、画 素クロック信号CLK1, CLK2間に設定すべき位相 差まで両信号間の位相差を変化させるためには、VCO 303aに入力する制御電圧Vcontの値を変えるよ うにCPU301が処理すればよい。

【0037】この処理を実行するため、不揮発メモリ310の所定の記憶領域には、基準制御電圧のデータが予め格納されており、CPU301は、画像形成時には、内部ROMの制御プログラムに従って、不揮発メモリ310に格納された基準制御電圧のデータを読み出してこのデータをD/A変換器301aにセットし、D/A変換器301aからアナログ変換された電圧(制御電圧)VcontをVCO303aに出力させる。したがって、この処理の実行の際にセットされる基準制御電圧のデータの値を少しずつ変えると、画素クロック信号CLK1、CLK2を同周波数に維持しつつ、画素クロック信号CLK1、CLK2間の位相差を少しずつ微細に変えることができるので、従来より飛躍的に高い精度で位相調整を行うことができる。

【0038】また、レーザビームLB1, LB2の書込 位置が主走査方向に一致する場合の画素クロック信号CLK1, CLK2の位相差が得られるように、不揮発メモリ310に記憶されている基準制御電圧の値を調整しておけば、レーザビームLB1, LB2の書込位置を主走査方向に一致させることができる。したがって、以下に説明するレーザビームLB1, LB2の主走査方向位置ずれ補正シーケンスによって基準制御電圧のデータが求められている。なお、このシーケンスにおいて、レーザビームLB1, LB2の書込位置が主走査方向に一致する場合における画案クロック信号CLK1, CLK2 の相対的位相差を表す基準平滑電圧のデータも併せて予

20

め求められ、求めた基準制御電圧と、基準平滑電圧のデータとを不揮発メモリ360に格納するようになっている。この基準平滑電圧のデータは、後述するレーザビームLB1, LB2の書込位置のずれ調整処理(図7参照)において用いられる。

【0039】次いで、図5に示すシーケンス図及び図6に示す波形図を用いて、レーザビームLB1、LB2の主走査方向位置ずれ補正を説明する。なお、図6(1)においてはレーザビームLB1、LB2の主走査方向位置ずれ調整前の画素クロック信号CLK1、CLK2お10よびレーザビームLB1、LB2の書込位置を、図6(2)においてはレーザビームLB1、LB2の主走査方向位置ずれ調整後の画素クロック信号CLK1、CLK2およびレーザビームLB1、LB2の書込位置を、それぞれ示している。

【0040】このレーザビームLB1、LB2の主走査方向位置ずれ補正は、複写機1のフレームに露光走査部30Aを固定した後の製造途中の工程において、このシーケンス専用のジグを用いて行われる。このジグは、感光体ドラム41の書込位置に相当する位置に設置され、レーザビームLB1、LB2の書込位置を検出する2次元CCDセンサーと、2次元CCDセンサーにより検出されたレーザビームLB1、LB2の書込位置を表示する表示器と、画素クロック信号CLK1、CLK2の位相差を調整する操作部などから構成され、作業者の操作に基づいて、露光走査部30Aの各部を統括制御するようになっている。

【0041】CPU301は、ジグからの指令に基づい て、所定のデータをD/A変換器301aにセットし、 D/A変換器301aからVCO303aに対して制御 30 る。 電圧Vcont=0.5Vccを印加させる(ステップ S1、図3参照)。これにより、VCO303aは、周 波数F〇の画素クロック信号CLK1を出力し(図3, 図6(1)(a)参照)、位相比較装置305の2分周 器306は、画素クロック信号CLK1を2分周した周 波数F0/2のクロック信号を出力する。一方、2分周 器307は、PLLループのため、画素クロック信号C LK2を2分周した周波数F0/2で、2分周器306 のクロック信号と位相差πを有するクロック信号を出力 する。これにより、位相比較器308は、デューティ比 40 50%のパルス信号を出力し、LPF309は、平滑電 圧Vavg=0.5Vccを出力する。したがって、V CO303bは、画素クロック信号CLK1と同周波数 FOで位相差2πを有する画素クロック信号CLK2を 出力して(図4、図6(1)(b)参照))、フェイズ ロックが掛かる。

【0042】次いで、ジグから回転多面鏡34の駆動モ ずれ量が所定値以内になるまで制御電圧Vcontを ータに指示を出して、回転多面鏡34を回転させるとと 0.5VccからVcc/256ずつ減少させていく。 もに(ステップS2)、ジグからSOS制御部38に指 これによって、画素クロック信号CLK1に対して、電示し、SOS制御部38からLD駆動回路32aにSO 50 素クロック信号CLK2の位相が遅れていく(第6図

S-EXP信号を送ってLD31aを強制発光させ、SOSセンサ37がレーザービームLB1を受光して、受光時に出力するSOS信号の周期を検出することにより、回転多面鏡34の回転数が所定回転数に達したか否か判断する(ステップS3)。所定回転数に達すると(ステップS3でY)、ジグからLD駆動回路32a、32bに1画素分の画像データを主走査周期ごとにそれぞれ送り、LD31a、31bを画素クロック信号CLK1、CLK2に同期して主走査方向の同じ位置において1画素分発光させる(ステップS4)。そして、2次元CCDセンサで検出したレーザビームLB1、LB2の書込位置を表示器上に映し出し、レーザビームLB1の書込位置を表示器上に映し出し、レーザビームLB1の書込位置と、レーザビームLB2の書込位置との主走査方向のずれ量が所定値以内か判断する(ステップS5)。

12

る機械的構成(不図示)によって、レーザービームLB 1, LB 2の書込位置の主走査方向へのずれができるだけ小さくなるようになされているが、この機械的構成で調整しきれない書込位置のずれが図6(1)(c),(d)に示すΔθであったと仮定する。また、主走査方向のずれ量の許容範囲は、D/A変換器301aが8ビットで、その分解能が1/256となるので、画素クロック信号CLK1, CLK 2の位相差では4π/256以下、レーザビームLB1, LB 2の書込位置では2画素/256以下に設定されている。また、ジグの表示器上ではレーザービームLB1, LB 2の書込位置のずれ量(距離)が画素クロック信号CLK1, CLK 2の調整すべき位相差に変換されて表示されるようになっている。

【0043】なお、LD31a、31bの光軸を調整す

【0044】レーザビームLB1、LB2の書込位置の主走査方向のずれ量が所定値以内でない場合(ステップS5でN)、レーザビームLB1の書込位置に対して、レーザービームLB2の方が進み位相であるかを判断する(ステップS6)。進み位相である場合(ステップS6でY)には、ジグからCPU301は状での303aへの制御電圧Vcontを所定値だけ増加させる(ステップS7)。これと逆に、遅れ位相である場合(ステップS6でN)には、ジグからCPU301に指示を出し、CPU301はVCO303aへの制御電圧Vcontを所定値だけ減少させる(ステップS8)。

【0045】具体的には、ステップS5において、レーザビームLB1の書込位置に対して、レーザビームLB2の書込位置の方が許容値を超えた Δ *の*だけ位相が遅れていた場合(第6図(1)(c),(d)参照)には、ずれ量が所定値以内になるまで制御電圧V contを0.5V ccからV cc/256ずつ減少させていく。これによって、画素クロック信号C L K 1 に対して、画素クロック信号C L K 2 の位相が遅れていく(第6図

(2) (a), (b) 参照)。このように、画素クロッ ク信号CLK2の位相を遅らすと、画素クロック信号C LK2に同期して変調されるレーザビームLB2の書込 位置が進み位相となり、レーザービームLB1, LB2 の書込位置のずれが小さくなる。

【0046】制御電圧VcontがVa (図3, 図4参 照)になったとき、レーザビームLB1,LB2の書込 位置のレーザビームLB1、LB2の書込位置の主走査 方向へのずれ量が所定値以下となって、初期位相差△母 が解消され、書込位置の位置合わせが完了すると(ステ 10 ップS5でY)、ジグからの指示により、CPU301 は、このときD/A変換器301aが制御電圧Vcon tを出力するためのデータを基準制御電圧として不揮発 メモリ310に格納する(ステップS9)とともに、L PF309が出力している平滑電圧VavgをA/D変 換器301bを介して検出し、検出によって得られたデ ータを基準平滑電圧として不揮発メモリ310に格納す る(ステップS10)。これらのデータの格納が終わる と、ジグからの指示により、回転多面鏡34と、LD3 1a, 31bの駆動を停止し(ステップS11)、本補 正シーケンスを終了する。したがって、実施の形態1に よれば、CPU301が制御電圧の値を細かな刻みで微 細に変えることができるので、周波数が高くなっても、 画素クロック信号CLK1, CLK2の位相差を微細に 変えることができ、レーザービームLB1,LB2の書 込位置を主走査方向に高い精度で一致させることができ

【0047】以降、CPU301は、画像形成の際に は、内部ROMに格納されたプログラムにしたがって、 不揮発メモリ310から基準制御電圧のデータを読み出 してこのデータをD/A変換器301aにセットし、D /A変換器301aからVCO303aに制御電圧Va を入力させる。これにより、VCO303a, 303b から出力される画素クロック信号CLK1, CLK2の 位相差が $\Delta \theta$ ずらされる。したがって、レーザビームし B1, LB2の書込位置を主走査方向に確実に高い精度 で一致させることができ、ジッタをなくして画質を向上 させることができる。

【0048】ところで、環境変化などにより、VCO3 03a,303bの入力電圧-発振周波数特性が複写機 1の製造時から変化する場合がある。この場合には、画 素クロック信号CLK1、CLK2の位相差が変化し、 その結果レーザビームLB1, LB2の書込位置のずれ が再発生する。例えば、初期調整値としてVCO303 a, 303bの発振周波数Fa、基準平滑電圧Vavg がVaであるときに、VCO303aの発振周波数がF aより増加してしまったとする。PLLループはVCO 303bの周波数も上げるように動作し、画素クロック 信号CLK1, CLK2の位相差が大きくなって、平滑 電圧Vavgも上昇する。そうすると、レーザビームレ 50 し、LPF309が出力する平滑電圧Vavgと基準平

B1の書込位置に対して、レーザビームLB2の書込位 置が位相遅れ方向にずれてしまうことになる。これを防 止するため、複写機1はレーザビームLB1,LB2の 書込位置のずれを調整するモードを備えており、CPU 301は、制御プログラムに従って、図7に示す書込位 置のずれ調整処理を実行するようになっている。

14

【0049】第7図は、画像形成に当たってCPU30 1が実行する書込位置のずれ調整処理の動作を示すフロ ーチャートである。CPU301は、操作部80のコピ ーキーが押されたときに発生されるONエッジを検出し たか否か判断し(ステップS21)、ONエッジを検出 しなければ、不図示のメインルーチンにリターンし、〇 Nエッジを検出するのを待つ。ONエッジを検出すると (ステップS21でY)、CPU301は、不揮発メモ リ310から基準制御電圧のデータを読み出して、この データをD/A変換器301aにセットし、基準制御電 圧Vcont=VaをVCO303aに印加する(ステ ップS22)。これにより、VCO303a, 303b から画素クロック信号CLK1、CLK2が出力され、 LPF309から平滑電圧Vavgが出力される。

【0050】次いで、CPU301は、A/D変換器3 01bを介してLPF309が出力する平滑電圧Vav gを検出し、この検出したデータの値と不揮発メモリ3 10に格納されている基準平滑電圧のデータの値との差 が所定値以内であるか否か判断する(ステップS2 3)。なお、平滑電圧は、画素クロック信号CLK1, CLK2の位相差を示し、基準平滑電圧は、レーザービ ームしB1, LB2の書込位置が主走査方向に一致して いる場合における画素クロック信号CLK1, CLK2 の位相差を示している。したがって、平滑電圧と基準平 滑電圧とに差がある場合には、平滑電圧が基準平滑電圧 と一致するように制御電圧を変更すれば、レーザービー ムLB1, LB2の書込位置を主走査方向に一致させる ことができる。

【0051】この差が所定値を超える場合には(ステッ プS23においてN)、LPF309が出力する平滑電 圧Vavgが基準平滑電圧よりも低いか否か判断する (ステップS24)。低い場合には(ステップS24に おいてY)、CPU301は、D/A変換器301aに セットするデータの値を1/256大きくし、制御電圧 Vcontを所定値だけ増加させ(ステップS25)、 ステップS23に戻る。このステップS23, S24, S25を繰り返し、LPF309が出力する平滑電圧V avgと基準平滑電圧との差を所定値以内に収束させ る。高い場合には(ステップS24においてN)、CP U301は、D/A変換器301aにセットするデータ の値を1/256小さくし、制御電圧Vcontを所定 値だけ減少させ(ステップS26)、ステップS23に 戻る。このステップS23、S24、S26を繰り返

滑電圧との差を所定値以内に収束させる。具体的に、上 記環境変化によってVCO303aの発振周波数が増加 した例では、平滑電圧Vavg値がVaになるまで、制 御電圧Vcontが順次下げられる。

【0052】ステップS23において、LPF309が 出力する平滑電圧Vavgと基準平滑電圧との差が所定 値以内であると、CPU301は、そのときVCO30 3 a に印加している電圧を変更したか否か、すなわちD /A変換器301aにセットしているデータを基準制御 電圧のデータから変更したか否か判断する(ステップS 10 27)。変更していなければ(ステップS27でN)。 メインルーチンにリターンする。変更していれば(ステ ップS27でY)、現在の制御電圧Vcontを新たな 基準制御電圧として不揮発メモリ310に記憶し直し、 メインルーチンにリターンする。

【0053】したがって、この書込位置のずれ調整処理 によれば、環境変化によりVCO303a,303bの 入出力特性がたとえ変化したとしても、コピー動作前に 基準制御電圧のデータを補正し、画像形成時に補正した 基準制御電圧のデータがD/A変換器301aにセット されるので、レーザービームLB1, LB2の書込位置 を主走査方向に高精度で確実に一致させることができ ジッタをなくして画質を向上させることができる。

【0054】 (実施の形態2)次いで、本発明の実施の 形態2に係る複写機2について説明する。図8は、複写 機2の全体の構成を示す図であり、図1の複写機1と対 応する部分に同一番号を付し、説明を省略する。実施の 形態1の複写機1においては、2本のレーザビームLB 1. LB2を出射する露光走査部30Aが用いられてい たが、この複写機2においては、3本のレーザビームし B1, LB2, LB3を出射する露光走査部30Bが用 いられており、感光体ドラム41表面上にレーザビーム LB1, LB2, LB3を副走査方向に一定の間隔を置 いて平行に主走査することにより、ドラム表面に静電画 像を形成するようになっている。

【0055】図9は、露光走査部30Bの構成を示す図 であり、露光走査部30Aと対応する部分に同一番号を 付し、説明を省略する。この露光走査部30Bにおいて は、レーザビームLB1, LB2, LB3をそれぞれ出 射する3個のLD31a, 31b, 31cと、各LD3 1a, 31b, 31cをそれぞれ駆動する3個のLD駆 動回路32a,32b,32cと、各LD駆動回路32 a, 32b, 32cに画素クロック信号CLK1, CL K2, CLK3をそれぞれ供給する画素クロック信号制 御部300Bとを備えている。

【0056】 LD駆動回路32aには、画像メモリ(不 図示)から1,4,7,…番目のラインの画像データが 1ラインずつ入力され、LD駆動回路32bには、画像 メモリから2,5,8,…番目偶数番目のラインの画像 データが1ラインずつ入力され、LD駆動回路32cに 50 に応じて出力する画素クロック信号CLK1, CLK2

は、画像メモリから3,6,9,…番目のラインの画像 データが1ラインずつ入力されている。LD駆動回路3 2aは、SOSセンサ制御部38からSOS-EXP信 号を受信すると、LD31aを強制発光させ、SOS-EXP信号の停止後の画像書き出しタイミングに、LD 駆動回路32a, 32b, 32cは、画素クロック信号 CLK1, CLK2, CLK3に同期して各ラインの画 像データを1画素ずつD/A変換し、このアナログ信号 でLD31a, 31b, 31cを直接駆動することによ りLD31a,31b,31cから光変調されたレーザ ビームしB1、LB2、LB3を出射させるようになっ ている。

16

【0057】画素クロック信号制御部300Bは、発振 器 (以下「OSC」と記す) 352と、CPU351 と、不揮発メモリ360と、VCO353a, 353b と、位相比較装置355a, 355bと、LPF359 a, 359bとを備え、位相比較装置355a, 355 bは、2分周器356a, 357a, 356b, 357 bと、位相比較器358a,358bとからなる。な お、CPU351と、VCO353aと、位相比較装置 305aと、LPF309aとによって、第1のPLL 回路が構成され、CPU351と、VCO353bと、 位相比較装置305bと、LPF309bとによって、 第2のPLL回路が構成されている。

【0058】OSC352は、周波数安定度が高くなる ように水晶振動子を用い、周波数FO(数十MHz)の 画素クロック信号CLK1を出力するように構成されて いる。この画素クロック信号CLK1は、LD駆動回路 32aに供給されるとともに、位相比較装置355a, 355bの2分周器356a, 356bに入力される。 【0059】CPU351は、内部に、制御プログラム を予め記憶するROM(不図示)、当該制御プログラム 実行時にワークエリアを提供するRAM(不図示)、デ ジタル値(例えば、8ビット)をアナログ値に変換する D/A変換器351a, 351c、アナログ値をデジタ ル値 (8ビット) に変換するA/D変換器351b, 3 51 dなどを備えており、画像形成時には、制御プログ ラムに従って後述する(1)式の演算を実行し、D/A 変換器351a, 351cからVCO353a, 353 bに制御電圧Vcont1,2を出力させる。

【0060】VCO353a, 353bは、制御電圧V cont1,2に基づいて画素クロック信号CLK2, 3を発生し、この画素クロック信号CLK2, CLK3 は、LD駆動回路32b、32cにそれぞれ供給される とともに、位相比較装置355a,355bの2分周器 357a, 357bに入力される。

【0061】図10は、VCO353a、353bの入 力電圧と、発振周波数との関係を示す図である。同図に 示すようにVCO353a, 353bは、入力電圧の値

の周波数を変化させる特性を有している。具体的には、 VCO353a, 353bは、周波数安定度が高くなる ように水晶振動子を用いて構成され、入力電圧(制御電 圧Vcont1,2)を0からVccまで上げていく と、画素クロック信号CLK2, CLK3の発振周波数 をFminからFmaxまでほぼ直線的に増加させ、制 御電圧Vcont1, 2がV0の場合に画素クロック信 号CLK1と同周波数FO(数十MHz)の画素クロッ ク信号CLK2、CLK3を出力する。なお、第1およ び第2のPLL回路においては画素クロック信号CLK 1に対する画素クロック信号のCLK2, CLK3の位 相差調整を目的としているので、VCO353a、35 3bは、入力される制御電圧Vcont1,2の変化が 大きくても、発振周波数の可変範囲がこの周波数FOに 対して±数十PPM程度と小さくなるようになってい る。

【0062】図9に戻り、位相比較装置355a,35 5bの2分周器356a, 356bは、画素クロック信 号CLK1を2分周した周波数F0/2のクロック信号 を出力する。2分周器357a,357bは、画素クロ 20 ック信号CLK2, CLK3を2分周した周波数FO/ 2のクロック信号を出力する。位相比較器358a、3 58bは、RS-FFや、EX-ORゲートなどで構成 され、2つの入力端子に入力されるパルス信号の周波数 の差および位相差に応じたパルス信号を出力する。LP F359a, 359bは、位相比較器358a, 358 bから出力されたパルス信号を平滑し、この平滑電圧V avg1, 2eCPU351cDi-Finite formula (avg1) avg1【0063】なお、位相比較装置355a, 355bに おいて、画素クロック信号CLK1, CLK2, CLK 3をそれぞれ2分周しているのは、実施の形態1におい て位相比較装置305において画素クロック信号CLK 1, CLK2を2分周したのと同様の理由による。ま た、本実施の形態 2の変形例として画素クロック信号C LK1, CLK2, CLK3の分周の数を3、4、…な どとしてもよく、この場合には、分周の数に応じて、直 線性を有する範囲を広げることができるとともに、画素 クロック信号CLK1, CLK2, CLK3の位相差の 調整範囲、ひいてはレーザービームLB1, LB2, L B3の書込位置の調整範囲を広げることができる。

【0064】ここで、位相比較装置355a,355b およびLPF359a,359bがPLLループに組み込まれているので、画素クロック信号CLK2,CLK3の周波数が画素クロック信号CLK1と同周波数F0にロックされた後においては、位相比較器358a,358bは、2分周された画素クロック信号CLK1,CLK2の位相差、および2分周された画素クロック信号CLK1,CLK3の位相差に応じたパルス幅のパルス信号をそれぞれ出力し、平滑電圧Vavg1,2は、2分周された画素クロック信号CLK1,CLK2の位相50

18 差および画素クロック信号CLK1, CLK3の位相差 をそれぞれ示している。

【0065】図11は、位相比較装置355a,355 bに入力される画素クロック信号の位相差と、LPF3 59a,359bが出力する平滑電圧との関係(位相比 較特性)を示す波形図である。なお、位相比較装置35 5aおよびLPF359aの位相比較特性(前者)と、 位相比較装置355bおよびLPF359bの位相比較 特性(後者)とが同じであるので、前者について説明 し、後者の説明を省略する。

【0066】同図において、横軸は、画素クロック信号 CLK1に対する画素クロック信号CLK2の位相遅れ (遅れを正とする)を表し、縦軸は、LPF359aが 出力する平滑電圧Vavg1を表している。この位相比 較装置355aおよびLPF359aによって、画素クロック信号CLK1、CLK2の位相差を連続的に変え た場合、この位相差の周期が4πで、位相差に応じて平 滑電圧Vavg1が0からVccまで直線的に増加する のこぎり波形が得られるようになっている。

【0067】このような位相比較特性の下では、例え ば、平滑電圧Vavg1がV0の場合に、画素クロック 信号CLK1, CLK2間の位相差が $\theta0$ であったとす ると、平滑電圧Vavg1がV1に上昇した場合には、 画素クロック信号CLK1, CLK2間の位相差が $\theta1$ となり、位相差を $\Delta\theta$ 変えることができる。この一方、 VCO353a, 353bに入力する制御電圧Vcon t1をV0から変えると、画素クロック信号CLK2の 周波数がFOから変化することになる。したがって、画 素クロック信号CLK1,CLK2の発振周波数を同周 波数FOに維持しつつ、画素クロック信号CLK1,C LK2間に設定すべき位相差まで両信号間の位相差を変 化させるためには、平滑電圧Vavg1と、制御電圧V cont1との電位差を解消するようにCPU351が 変換処理すればよい。なお、平滑電圧と制御電圧との差 を解消する電圧を、以下「演算係数」という。また、図 中において実線で示す波形は、演算係数K1を0(Vc ont1=Vavg1)とした場合を、一点鎖線で波形 は、演算係数K1にO以外の所定の値(Vcont1= Varg1+K1:同図に示す状態では、負の値)をセ 40 ットした場合を、それぞれ示している。

【0068】上記変換処理を実行するために、不揮発メモリ360の所定の記憶領域には、基準演算係数K1、K2のデータが予め格納されており、CPU351は、A/D変換器351b,351dを介してLPF359a,359bの平滑電圧Vavg1,2をそれぞれモニタするとともに、不揮発メモリ360から基準演算係数K1,K2のデータを読み出して、この平滑電圧Vavg1,2のデータと、基準演算係数K1,K2のデータを下記(1)式にセットし、(1)式の演算を実行し、演算結果のデータをD/A変換器351a,351cに

19

セットすることにより、D/A変換器351a, 351 * [0069] cから制御電圧Vcont1, 2を出力する。

> Varg1+K1≦Vcc. Varg2+K2≦Vccの場合 Vcont1 = Varg1 + K1, Vcont2=Varg2+K2Varg1+K1>Vcc, Varg2+K2>Vccの場合 Vcont1 = Varg1 + K1 - VccVcont2=Varg2+K2-Vcc

... (1)

20

ただし、-Vcc≦K1≦Vcc, -Vcc≤K2≤Vccである。

【0070】したがって、このような演算処理の実行の 際にセットされる基準演算係数K1,K2の値を少しず つ変えると、画素クロック信号CLK2,3の周波数を 画素クロック信号CLK1と同周波数FOに維持しつ つ、画素クロック信号CLK2, CLK3の画素クロッ ク信号CLKに対する位相差を少しずつ微細に変えるこ とができるので、従来より飛躍的に微細に位相差調整を 行うことができる。

【0071】また、不揮発メモリ360に記憶されてい る基準演算係数K1,K2の値を、レーザビームLB 1, LB2, LB3の書込位置が主走査方向に一致する 場合の画素クロック信号CLK1, CLK2位相差が得 られるように調整しておけば、レーザビームLB1,L B2,LB3の書込位置を主走査方向に高い精度で一致 させることができる。したがって、以下に説明するレー ザビームLB1、LB2、LB3の主走査方向位置ずれ 補正シーケンスによって基準演算係数 K 1, K 2のデー 夕が求められている。なお、このシーケンスにおいて、 レーザビームLB1, LB2, LB3の書込位置が主走 査方向に一致する場合における画素クロック信号CLK 1, CLK2, CLK3の相対的位相差を表す基準平滑 電圧1,2のデータも併せて予め求められ、求めた基準 演算係数 K 1 , K 2 と、基準平滑電圧 1 , 2のデータと を不揮発メモリ360に格納するようになっている。こ の基準平滑電圧1, 2のデータは、後述するレーザビー ムLB1, LB2, LB3の書込位置のずれ調整処理 (図14参照)において用いられる。

【0072】次いで、図12に示すシーケンス図及び図 40 13に示す波形図を用いて、レーザビームしB1, LB 2. LB3の主走査方向位置ずれ補正を説明する。な お、図12のレーザビームLB1, LB2, LB3の主 走査方向位置ずれ補正は、複写機2のフレームに露光走 査部30Bを固定した後の製造途中の工程において、前 述したこのシーケンス専用のジグを用いて行われる。ま た、この補正シーケンスにおいては、まず、レーザービ ームLB1, LB2の書込位置補正を実行し、基準演算 係数K1、基準平滑電圧1を求め、次いで、レーザービ

※係数K2、基準平滑電圧2を求めるようになっている。 また、図13(1)においてはレーザビームLB1, L B2(LB3)の主走査方向位置ずれ調整前の画素クロ ック信号CLK1, CLK2(CLK3)およびレーザ ビームLB1, LB2 (LB3) の書込位置を、図13 (2) においてはレーザビームしB1, LB2 (LB 3)の主走査方向位置ずれ調整後の画素クロック信号C 20 LK1, CLK2 (CLK3) およびレーザビームLB 1, LB2(LB3)の書込位置を、それぞれ示してい る。

【0073】OSC352は、周波数F0の画素クロッ ク信号CLK1を出力している(図13(1)(a)参 照)。 CPU351は、ジグからの指令に基づいて、式 (1)の演算係数K1に初期値「O」をセットし(ステ ップS31)、式(1)の演算を実行し、演算結果をD /A変換器351aにセットし、D/A変換器351a からVCO353aに制御電圧Vcont1=V0を出 30 力させる。これによりVCO353aは、周波数FOの 画素クロック信号CLK2を出力している(図10、図 13(1)(b)参照)。すなわち、K1=0、Var g1=Vcont1=V0となるため、Varg1、V cont1ともに第11図に示す位相比較特性の実線部 分における点Pのポイントで安定し、画素クロック信号 CLK1、CLK2の周波数は、ともにFOである。 【0074】次いで、ジグから回転多面鏡34の駆動モ ータに指示を出し、回転多面鏡34を回転させるととも に(ステップS32)、SOSセンサ制御部38に指示 し、SOSセンサ制御部38からLD駆動回路32aに SOS-EXP信号を送ってLD31aを強制発光さ せ、SOSセンサ37がレーザービームLB1を受光し て、受光時に出力するSOS信号の周期を検出すること により、回転多面鏡34が所定回転数に達したか否か判 断する(ステップS33)。所定の回転数に達すると (ステップS33でY)、ジグからLD駆動回路32 a, 32bに1画素分の画像データを1主走査周期ごと にそれぞれ送り、LD31a,31bを画素クロック信 号CLK1, CLK2に同期して主走査方向の同じ位置 ームLB1,LB3の書込位置補正を実行し、基準演算※50 において1画素分発光させる(ステップS34)。そし

て、2次元CCDセンサで検出したレーザビームLB 1, LB2の書込位置を表示器上に映し出し、レーザビ ームLB1の書込位置と、レーザビームLB2の書込位 置との主走査方向のずれ量が所定値以内か判断する (ス テップS35)。

【0075】このときの初期状態を以下のように仮定す る。画素クロック信号CLK1,CLK2間の位相差 は、 θ 0であり、画素クロック信号CLK2が、画素ク ロック信号CLK1より Oだけ位相遅れの状態である (図11、図13(1)(a), (b)参照)。また、 CCDセンサーにより観測されるレーザービームLB 1, LB2の書込位置の様子から、レーザービームLB 2の書込位置の方がレーザビームLB1の書込位置より $\triangle \theta$ だけ位相が進んでいる(第11図(1)(c), (d) 参照)。なお、 $\Delta \theta$ 中には、画素クロック信号C LK1, CLK2の位相差 0 0 の部分と、LD31a, 31bの光軸の機械的なずれの部分とが含まれている。 【0076】レーザビームLB1、LB2の書込位置の 主走査方向のずれ量が所定値以内でない場合(ステップ S35でN)、レーザビームLB1の書込位置に対し て、レーザービームLB2の方が進み位相であるかを判 断する(ステップS36)。進み位相である場合には (ステップS36でY)、ジグからCPU351に指示 を出し、CPU351は、演算係数K1の値を所定値 (Vcc/256)だけ減少させ (ステップS37)、 式(1)を実行する。これと逆に、遅れ位相である場合 には(ステップS36でN)、CPU351は、演算係 数K1の値を所定値(Vcc/256)だけ増加させ (ステップS38)、式(1)を実行する。

【0077】具体的には、図13(1)(c), (d) の様子より、レーザービームLB2の方がレーザービー ALB1に対して $\Delta\theta$ 進み位相であるため、書込位置の ずれ量 $\Delta\theta$ が所定値以内になるまでステップS35,S 36,S37を繰り返し、演算係数K1の値を徐々に減 少させていく。演算係数K1の値を減少させると(負に なる)、演算後の位相比較特性(のこぎり波形)は、図 11中の一点鎖線で示すようにK1の値で定まる分だけ 右(位相遅れ)方向へ平行移動する。なお、演算係数K 1の値を増加させると(正になる)、演算後の位相比較 特性(のこぎり波形)は、K1の値で定まる分だけ左 (位相進み)方向へ平行移動する。

【0078】ステップS35, S36, S37、あるい はステップS35、S36、S38が繰り返し実行さ れ、補正が完了した時の状態(書込位置が一致する状 態)においては、上記例では、画素クロック信号CLK 1. CLK 2の位相差が θ 0から θ 1まで $\Delta\theta$ だけさら に拡大し、画素クロック信号CLK 2が画素クロック信 号CLK1に対して、 $\theta1$ まで位相遅れの状態となる (図11、図13(2)(a), (b)参照)。このと

arg1は点Q(電圧V1)、制御電圧Vcontは一 点鎖線上の点R(電圧VO)のポイントで安定し(第1 1図)、画素クロック信号CLK 2の周波数は補正前と 変わらずFOに維持される。

22

【0079】レーザービームLB1、LB2の書込位置 の補正がすみ、書込位置のずれ量が所定値以下になると (ステップS35でY)、ジグからの指示により、CP U351は、このときの演算係数K1の値を基準演算係 数K1として、不揮発メモリ360に格納する(ステッ 10 プS39)とともに、このときモニタしている平滑電圧 Vavgの値を基準平滑電圧1として不揮発メモリ31 Oに格納し(ステップS40)、ジグからの指示によ り、回転多面鏡34とレーザダイオード31a,31b の駆動を停止し(ステップS41)、レーザービームし B1, LB2の書込位置補正を終わる。

【0080】次いで、ステップS31~S41と同様な 補正をレーザービームLB1, LB3の書込位置につい て実行し、基準演算係数K2、基準平滑電圧2を不揮発 メモリ360に格納し(ステップS42)、本補正シー 20 ケンスの終了となる。

【0081】以降、CPU351は、画像形成の際に は、内部ROMに格納されたプログラムに従って、不揮 発メモリ360から読み出した基準演算係数K1,K2 を演算式(1)にセットし、演算式を実行し、演算結果 の値をD/A変換器351a, 351cにセットするこ とにより、D/A変換器351a,351cからVCO 353a, 353bに基準制御電圧Vcont1, 2を 入力させる。これにより、VCO353a, 353bか ら出力される画素クロック信号CLK2, CLK3を画 30 素クロック信号CLK1に対して $\Delta \theta$ ずらされる。した がって、画素クロック信号CしK1, CLK2, CLK 3の書込位置を主走査方向に高い精度で確実に一致させ ることができ、ジッタをなくして画質を向上させること ができる。

【0082】ところで、環境変化などにより、OSC3 52の発振周波数や、VCO353a,353bの入力 電圧-発振周波数特性が変化する場合がある。この場合 には、演算式(1)に、基準演算係数K1, K2をセッ トしても、画素クロック信号CLK1、CLK2、CL 40 K3の位相差が初期調整値からずれ、その結果、レーザ ビームLB1、LB2、LB3の書込位置のずれが再発 生する。例えば、温度変動により、OSC352が出力 する画素クロック信号CLK1の周波数が増加してしま ったとする。この場合、PLLループはVCO353 a, 353bの周波数もあげるよう働き、制御電圧Vc ont1, 2、平滑電圧Vavg1, 2ともに上昇す る。こうして、レーザビームLB2、LB3の書込位置 がレーザビームLB1の書込位置に対して位相おくれ方 向にずれてしまう。これを防止するため、この複写機2 き、演算係数K1=V0-V1 (負の数)、平滑電圧V 50 はレーザビームLB1, LB2, LB3の書込位置のず れを調整するモードを備えており、CPU351は、制 御プログラムに従って、図12に示す書込位置のずれ調 整処理を実行するようになっている。

23

【0083】図12は、画像形成に当たってCPU35 1が実行する書込位置のずれ調整処理の動作を示すフロ ーチャートである。CPU351は、操作部80のコピ ーキーが押されたときに発生されるONエッジを検出し たか否かを判断し(ステップS51)、ONエッジを検 出しなければ、不図示のメインルーチンにリターンし、 と(ステップS51でY)、CPU351は、不揮発メ モリ360から基準演算係数K1,K2のデータを読み 出して、上記演算式にセットし(ステップS52)、こ の演算を実行し、演算結果のデータをD/A変換器35 1a, 351cにそれぞれセットする。これによりVC O353a, 353bから画素クロック信号CLK2. CLK3が出力され、LPF359a, 359bから平 滑電圧Vavg1,2が出力される。

【0084】次いで、CPU351は、A/D変換器3 51b, 351dを介してLPF359a, 359bが 20 出力する平滑電圧 Vavg1, 2をモニタし、このモニ タした電圧と、不揮発メモリ360に格納しておいた基 準平滑電圧1,2の値との差が所定値以内であるか否か 判断する(ステップS53)。なお、平滑電圧Varg 1.2は、現時点における画素クロック信号CLK1, CLK 2の位相差、画素クロック信号CLK1, CLK 3の位相差をそれぞれ示し、基準平滑電圧1,2はレー ザビームLB1、LB2、LB3の書込位置が主走査方 向に一致している場合における画素クロック信号CLK 1, CLK 2の位相差、画素クロック信号CLK 1, C LK3の位相差をそれぞれ示している。したがって、平 滑電圧と基準平滑電圧とに差がある場合には、平滑電圧 が基準平滑電圧と一致するように演算係数を変更するれ ば、OSC352や、VCO353a、353bの特性 の変化に拘わらず、レーザビームLB1, LB2, LB 3の書込位置を主走査方向に一致させることができる。 【0085】この差が所定値を超える場合には(ステッ プS53でN)、平滑電圧Vavg1, 2が基準平滑電 **圧1,2よりも低いか否かを判断する(ステップS5** 4)。低い場合には(ステップS54でY)、CPU3 40 51は、演算式(1)にセットする演算係数K1, K2 の値を所定値だけ減少させ(ステップS55)、ステッ プS53に戻る。このステップS53、S54、S55 を繰り返し、LPF359a, 359bが出力する平滑 電圧Varg1,2と、基準平滑電圧1,2との差を所 定値以内に収束させる。高い場合には (ステップS54 でN)、演算式(1)にセットする演算係数K1,K2 の値を所定値だけ増加させ(ステップS56)、ステッ プS53に戻る。このステップS53、S54、S56 を繰り返し、LPF359a,359bが出力する平滑 50 他の分解能であってもよい。

電圧Varg1,2と、基準平滑電圧1,2との差を所 定値以内に収束させる。

【0086】ステップS53において、LPF359 a, 359bが出力する平滑電圧Vavg1, 2と基準 平滑電圧1,2との差が所定値以内であると、CPU3 01は、そのとき演算式(1)にセットしている演算係 数K1,K2の値を変更したか否か(ステップS5 7)。変更していなければ(ステップS57でN)、メ インルーチンにリターンする。変更していれば(ステッ ONエッジを検出するのを待つ。ONエッジを検出する 10 プS57でY)、現在の演算係数K1, K2を新たな基 準演算係数として不揮発メモリ360に記憶し直し、メ インルーチンにリターンする。

> 【0087】したがって、この書込位置のずれ調整処理 によれば、環境変化によりOSC352の発振周波数 や、VCO353a,353bの入出力特性がたとえ変 化したとしても、コピー動作前に基準演算係数のデータ を補正し、画像形成時に補正した基準演算係数のデータ が演算式(1)にセットされるので、レーザビームLB 1, LB2, LB3の書込位置を主走査方向に高い精度 で確実に一致させることができ、ジッタをなくして画質 を向上させることができる。

> 【0088】(変形例)以上、本発明に係るマルチビー ム画像形成装置を実施の形態に基づいて説明してきた が、本発明の内容が、上述の実施の形態に限定されない のは勿論であり、以下のような変形例が考えられる。 【0089】上記実施の形態1においては、CPU30 1が不揮発メモリ310から基準制御電圧を読み出し て、このデータをD/A変換器351にセットし、これ によりVCO303aに入力する制御電圧Vcontを 設定したが、Vccを可変抵抗器で分圧し、分圧比を調

> 【0090】また、上記実施の形態2においては、位相 比較器358a, 358bにRS-FFなどを用いた が、オペアンプによる加減算回路をベースとした構成と してもよい。

> 整してVCO303aへの制御電圧Vconを設定する

ようにしてもよい。

【0091】また、上記実施の形態2にあっては、第2 のPLLにおいて画素クロック信号CLK1, CLK3 を比較するようにしたが、画素クロック信号 CLK 2が 画素クロック信号CLK1と同周波数に同期して、位相 差が調整され、調整された位相差に固定されるので、第 2のPLLにおいて画素クロック信号CLK2, CLK 3を比較するようにしてもよい。

【0092】また、上記実施の形態2においては、レー ザービームの数を3としたが、2あるいは4以上として もよく、Nが4以上の場合には、図8に示すPLL回路 を(N-1)個設置すればよい。

【0093】また、上記実施の形態では、D/A変換 器、A/D変換器を8ビットとしたが、16ビット等の

【0094】また、上記実施の形態ではLDを直接変調 駆動したが、LD駆動回路の出力をAOMに入力し、L Dから出射されたレーザビームをAOMにおいて光変調 するようにしてもよい。

25

【0095】さらに、上記実施の形態では単一の感光体 ドラムで構成される単色の複写機で実施したが、単一の 感光体ドラムで構成されるカラー複写機や、複数の感光 体ドラムで構成されるタンデム型複写機の他、プリン タ、FAXや、これらの複合機などの画像形成装置にも 適用できる。

[0096]

【発明の効果】以上のように本発明に係るマルチビーム 画像形成装置によれば、画素クロック信号に同期して光 変調されたN(2以上の整数)本の光ビームを副走査方 向に一定の間隔をおいて主走査することにより、像担持 体上に画像を形成するマルチビーム画像形成装置であっ て、N本中の1本の光ビームに対する基準画素クロック 信号を生成する基準画素クロック信号生成手段と、前記 基準画素クロック信号に基づいて、残余の光ビームに対 LL回路と、を備え、前記PLL回路は、基準画素クロ ック信号と(N-1)個の残余画素クロック信号各々と の位相差を比較する位相比較手段を有し、位相比較手段 の比較の結果、残余画素クロック信号の基準画素クロッ ク信号に対する相対的位相差を像担持体上における各光 ビームの書込位置が主走査方向に一致する場合における 位相差に制御するので、基準画素クロック信号と残余画 素クロックとの位相差を微細に調整することができ、N 本の光ビームの書込位置を主走査方向に高い精度で確実 に一致させることができ、ジッタをなくして画質を向上 30 させることができる。

【図面の簡単な説明】

【図1】実施の形態1に係る複写機1の全体の構成を示 す図である。

【図2】図1の露光走査部30Aの構成を示す図であ

【図3】図2に示すVCO303a、303bの入力電 圧と、発振周波数との関係を示す図である。

【図4】図2に示す位相比較装置305およびLPF3 09の位相比較特性を示す波形図である。

【図5】レーザビームしB1, LB2の主走査方向位置 ずれ補正シーケンスを示すシーケンス図である。

【図6】レーザビームLB1、LB2の主走査方向位置

ずれ補正の前後の様子を示す波形図である。

【図7】画像形成に当たってCPU301が実行する書 込位置のずれ調整処理の動作を示すフローチャートであ る。

【図8】実施の形態2に係る複写機2の全体の構成を示 す図である。

【図9】図8の露光走査部30日の構成を示す図であ

【図10】図8に示すVCO353a、353bの入力 10 電圧と、発振周波数との関係を示す図である。

【図11】図8に示す位相比較装置355a, 355b およびLPF359a.359bの位相比較特性を示す 波形図である。

【図12】レーザビームLB1, LB2, LB3の主走 査方向位置ずれ補正シーケンスを示すシーケンス図であ

【図13】レーザビームLB1, LB2, LB3の主走 査方向位置ずれ補正の前後の様子を示す波形図である。

平滑電圧


【図14】画像形成に当たってCPU351が実行する する(N-1)個の残余画素クロック信号を生成するP 20 書込位置のずれ調整処理の動作を示すフローチャートで ある。

【符号の説明】


Vavg, Vavg1, 2

E 11 7 1 10 71 2	
1, 2	複写機
30A, 30B	露光走查部
31a, 31b, 31c	LD
32a, 32b, 32c	LD駆動回路
4 1	感光体ドラム
301, 351	CPU
301a, 351a, 351c	D/A変換器
301b, 351b, 351d	A/D変換器
303a, 303b, 353a, 3	53b
VCO	
305, 355a, 355b	位相比較装置
306, 307, 356a, 356	b, 357a, 35
7 b 2 分周器	
308	位相比較器
309	LPF
310, 360	不揮発メモリ
352	OSC
LB1, LB2, LB3	レーザビーム
CLK1, CLK2, CLK3	画素クロック信号
Vcont, Vcont1, 2	制御電圧


. . . .



7/7/06, EAST Version: 2.0.3.0



7/7/06, EAST Version: 2.0.3.0



7/7/06, EAST Version: 2.0.3.0